Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Studio di Architetture e ottimizzazione di applicazioni per sistemi multicore ad alte prestazioni |
|---|---|
| Titolo del progetto di ricerca in inglese | Research on architectures and optimization of applications for high-performance multicore systems |
| Area CUN | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | ING-INF/05 - SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI |
| Descrizione sintetica in italiano | La ricerca analizzerà i limiti delle attuali architetture di elaboratori ad elevato parallelismo sottoposte al carico di applicazioni multi-threaded. In moderni sistemi multi-core la gerarchia di memoria, anche per motivi prestazionali, presenta una elevata complessità. In particolare, si andranno a proporre strategie di ottimizzazione ibride hardware-software che mirano a sfruttare specifiche informazioni sul comportamento dinamico delle applicazioni parallele, al fine di migliorare la modalità con cui l’applicazione utilizza le risorse hardware in sistemi multicore avanzati. Ad esempio, saranno valutate le politiche di allocazione delle risorse della gerarchia di memoria e dell’eventuale sottosistema di interconnessione (NoC, ONoC e relativi parametri) basate su profiling offline e messe in atto dal compilatore/linker e/o sistema operativo, con l’obiettivo di incrementare le prestazioni complessive del sistema |
| Descrizione sintetica in inglese | This research will address the current limitations of nowadays parallel architectures under the load of modern and complex multi-threaded applications. In current multi-core systems the memory hierarchy has a quite complex organization and, in particular, this research activity will study possible hybrid hardware-software optimization strategies, which aim to exploit specific information on the dynamic behavior of parallel applications and consequently improve the usage of the available hardware resources and their features. For example, in this direction we will address the allocation policies of the memory hierarchy and of the on-chip interconnection network (NoC, Optical NoC – ONOC and associated parameters) based on feedback profile and implemented by the compiler/linker and/or Operating System. Such techniques will improve the effectiveness and utilization of the memory subsystem as to boost the overall system performance |
| Data del bando | 08/11/2011 |
| Numero di assegnazioni per anno | 1 |
| Paesi in cui può essere condotta la ricerca |
All |
| Paesi di residenza dei candidati |
All |
| Nazionalità dei candidati |
All |
| Sito web del bando | http://www.unisi.it/ateneo/concorsi |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|
| Nome dell'Ente finanziatore | Ministero dell'Istruzione, dell'Università e della Ricerca |
|---|---|
| Tipologia dell'Ente | Public research |
| Paese dell'Ente | Italy |
| Città | Roma |
| Sito web | http://www.istruzione.it/web/hub |
| concorsi@unisi.it |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 28/11/2011 |
|---|