Bandi per ricercatori a tempo determinato

Univ. PAVIA

Bando per ricercatore a tempo determinato
Descrizione posizione
Titolo del progetto di ricerca in italiano Circuiti integrati per comunicazioni seriali multilivello ad alta velocità
Titolo del progetto di ricerca in inglese Integrated circuits for multi-level serial communications at high rate
Descrizione sintetica in italiano La ricerca punterà a sviluppare circuiti integrati con tecnologie CMOS fortemente scalate dei blocchi fondamentali e di interi ricetrasmettitori per comunicazioni ad oltre 25GB/s su singolo canale,utilizzando anche codifiche multilivello dei dati.
Più in dettaglio si prevede di:
•studiare le proprietà dei canali di trasmissione e delle interfacce.
•identificare i formati di codifica e modulazione ottimali.
•valutare e proporre architetture innovative per trasmettitori, ricevitori, equalizzatori e sistemi di sincronismo.
•ideare soluzioni circuitali innovative per superare lo stato dell’arte in termini di potenza normalizzata alla velocità di trasmissione, occupazione di area di silicio, adattabilità e riconfigurabilità su diverse modalità di comunicazione.
•realizzare e valutare sperimentalmente dimostratori di circuiti integrati con tecnologie CMOS fortemente scalate (lunghezza di gate inferiore a 32nm).
Descrizione sintetica in inglese This research programme is aimed at the design of new circuits and architectures for serial communication through high speed copper and/or optical channels, also by means of multi-level data encoding.
The realization of ultra-scaled integrated transceivers for communication beyond 25Git/s per channel is targeted.
In detail, the goals are:
-the study of transmission channel properties and the electro/optical interfaces;
-the identification of the optimal codes and modulation formats;
-the evaluation and proposal of innovative architectures for transmitters, receivers, equalizers and systems for synchronisation;
-the design of new and innovative circuits with the aim of outperforming the latest results in terms of transmission rate normalized power consumption, silicon area, adaptability and reconfigurability on different communication modes;
-the experiments and evaluation of integrated circuits using ultra-scaled CMOS technologies (gate length less than 32nm).
Descrizione del bando in italiano Scopo del programma di ricerca è quello di ideare nuove soluzioni sia architetturali che circuitali per le comunicazioni seriali su canali in rame e/o ottici ad elevata velocità, anche tramite codifiche multi-livello dei dati.
La ricerca punterà a sviluppare circuiti integrati con tecnologie CMOS fortemente scalate dei blocchi fondamentali e di interi ricetrasmettitori per comunicazioni ad oltre 25Gbit/s su singolo canale.
Più in dettaglio si prevede di:
•studiare le proprietà dei canali di trasmissione, delle interfacce con il circuito integrato (packaging e PCB) e delle possibili interfacce elettro/ottiche. Sviluppo di modelli comportamentali e circuitali equivalenti e studio di interfacce ottimizzate per massimizzare la banda passante, ridurre le riflessioni e, nel caso di comunicazioni multi-canale, il cross-talk.
•identificare i formati di codifica e modulazione ottimali. Tramite simulazioni di sistema, si dovrà valutare l’impatto sulle prestazioni e il costo implementativo di soluzioni di codifica e modulazione di diversa complessità. Questa analisi dovrà anche considerare l’evoluzione e le prospettive di standardizzazione in corso per le future interfacce di comunicazione seriale.
•valutare e proporre architetture innovative per trasmettitori, ricevitori, equalizzatori e sistemi di sincronismo. In questo ambito dovranno essere messe a punto simulazioni di sistema in grado di valutare le prestazioni di diverse architetture per la trasmissione e la ricezione dei dati. Verranno comparate soluzioni prevalentemente analogiche e digitali, basate su convertitori ad alta velocità.
•ideare soluzioni circuitali innovative per avanzare lo stato dell’arte in termini di potenza normalizzata alla velocità di trasmissione, occupazione di area di silicio, adattabilità e riconfigurabilità verso diverse modalità di comunicazione.
•realizzare e valutare sperimentalmente dimostratori di circuiti integrati con tecnologie CMOS fortemente scalate (lunghezza di gate inferiore a 32nm).
Descrizione del bando in inglese This research programme is aimed at the design of new circuits and architectures for serial communication through high speed copper and/or optical channels, also by means of multi-level data encoding. The realization of ultra-scaled integrated transceivers for communication beyond 25Git/s per channel is targeted.
More in detail, the goals are:
•the study of transmission channel properties and interfaces with the integrated circuit (packaging and PCB) and the electro/optical interface. The development of equivalent behavioural and circuit models and the analysis of optima interfaces with the aim of reducing the reflections and, for multi-channel communications, the cross-talk. Ultimately, maximizing the pass-band is a target.
•the identification of optimal code and modulation formats. By means of system simulations made with the help of realistic channel models, the aim will be to evaluate the performance impact and the implementation costs related to the codification and modulation solutions on different levels of complexity. The analysis will also take into account the evolution and the present perspectives of standardization for future serial communication interfaces.
•the evaluation and proposal of innovative architectural solutions for transmitters, receivers, equalizers and for systems for synchronization. System simulations aimed at assessing different architectures for data transmission and reception performance will be designed. Each system will be then assessed and compared in view of the costs and of the circuit implementation complexity. Mainly analog and digital solutions based on high speed converters will be compared.
•the design of new and innovative circuits with the aim of outperforming the latest results in terms of transmission rate normalized power consumption, silicon area, adaptability and reconfigurability on different communication modes.
•the experiments and evaluation of integrated circuits using ultra-scaled CMOS technologies (gate length less than 32nm)

Numero posti 1
Campo principale della ricerca Engineering
Sottocampo della ricerca Electronic engineering
Settore Concorsuale 09/E3 - ELETTRONICA
S.S.D ING-INF/01 - ELETTRONICA
Destinatari del bando (of target group) Early stage researcher or 0-4 yrs (Post graduate)
Commenti/sito web per dettagli aggiuntivi sull'impiego (in italiano)
Commenti/sito web per dettagli aggiuntivi sull'impiego (in inglese)
Data del bando 26/06/2013

 

FP7 / PEOPLE / Marie Curie Actions
Research Framework Programme / Marie Curie Actions No

 

Dettagli dell'impiego
Tipo di contratto Temporary
Tempo Other
Organizzazione/Ente Università degli Studi di Pavia
Paese (dove si svolgerà l'attività) ITALY
Stato/Provincia PAVIA
Città PAVIA
Codice postale 27100
Indirizzo VIA MENTANA 4

 

Contatto presso l'Organizzazione/Ente
Organizzazione/Ente Università degli Studi di Pavia
Tipo Academic
Paese ITALY
Stato/Provincia PAVIA
Città PAVIA
Codice postale 27100
Indirizzo VIA MENTANA 4
E-mail ufficio-concorsi-professori-ricercatori@unipv.it
Sito web http://www.unipv.eu/site/home/ateneo/bandi-e-concorsi/concorsi-per-personale-docente/articolo8808.html
Telefono (+39) 0382 984978-4934
Fax (039) 0382 984933

 

Dettagli per la candidatura
Data di scadenza del bando 05/08/2013
Come candidarsi Other

 

Titoli di studio richiesti

 

Lingue richieste
Lingua ENGLISH
Livello di conoscenza della lingua Good