Torna ai risultati della ricercaBando per assegno di ricerca
| Titolo del progetto di ricerca in italiano | Ricerca e sviluppo di architetture ad alte prestazioni per l'analisi di reti di telecomunicazioni |
|---|---|
| Titolo del progetto di ricerca in inglese | Research and development of high performance architectures for the analysis of telecommunication networks |
| Campo principale della ricerca | Computer science |
| Sottocampo della ricerca | Informatics |
| Area CUN | 09 - Ingegneria industriale e dell'informazione |
| S.S.D | ING-IND/01 - ARCHITETTURA NAVALE |
| Descrizione sintetica in italiano | La ricerca ha come obiettivo lo sviluppo di architetture di calcolo e di analisi per reti di telecomunicazioni ad alta velocità, inclusi i relativi applicativi per casi specifici di analisi. Al fine di mantenere flessibilità nell'architettura, e allo stesso tempo per raggiungere i requisiti di prestazioni richiesti per reti operanti a velocità di 100 Gbps o superiori, la ricerca dovrà individuare il corretto partizionamento tra le componenti hardware e software. In particolare, si prevede l'utilizzo di architetture basate su FPGA e microprocessori, interfacciati ad opportuni dispositivi di memoria e di rete. L'attività comprende pertanto l'analisi delle prestazioni delle architetture, e lo sviluppo dei componenti, sia della parte software in codice C o C++, sia della parte hardware in codice VHDL. |
| Descrizione sintetica in inglese | The objective of the research activity is the development of computing and analysis architectures for high speed telecommunication networks, including the application to specific analysis case studies. In order to guarantee flexibility in the architecture, and at the same time to satisfy the performance requirements for networks operating at speeds of 100 Gbps or higher, the research activity must identify the correct partitioning between the hardware and the software components. In particular, architectures based on a combination of FPGAs and microprocessors is envisaged, with interfaces to appropriate memory and network devices. The research activity includes the architecture performance analysis, and the development of the components, for both the software as C or C++ code, and the hardware as VHDL code. |
| Data del bando | 06/09/2016 |
| Numero di assegnazioni per anno | 1 |
| Periodicità | 12 mesi |
| E' richiesta mobilità internazionale? | no |
| Paesi in cui può essere condotta la ricerca |
Italy |
| Paesi di residenza dei candidati |
OCEANIA NORTH AMERICA SOUTH AMERICA ASIA AFRICA EUROPE |
| Nazionalità dei candidati |
OCEANIA NORTH AMERICA SOUTH AMERICA ASIA AFRICA EUROPE |
| Sito web del bando | http://web.unitn.it/disi/bandi/assegni-ricerca/nuovi |
| Destinatari dell'assegno di ricerca (of target group) |
Early stage researcher or 0-4 yrs (Post graduate) |
|---|---|
| Importo annuale | 20000 |
| Valuta | Euro |
| Nome dell'Ente finanziatore | università di Trento |
|---|---|
| Tipologia dell'Ente | Academic |
| Paese dell'Ente | Italy |
| Città | trento |
| Codice postale | 38122 |
| Indirizzo | Via Calepina |
| Sito web | http://www.unitn.it |
| selezionipolocollina@unitn.it | |
| Telefono | 0039 0461 281620-1694-1914-1969 |
| L'assegno finanziato/cofinanziato attraverso un EU Research Framework Programme? | No |
|---|
| Data di scadenza del bando | 26/09/2016 |
|---|---|
| Come candidarsi | http://www.unitn.it/apply/inc-ric |